而将调节访问装置108连接至位线bl2使得第二调节mtj器件206内的电流基于提供给存储器阵列102的整个行的电压而产生。将调节访问装置连接至在不同方向上延伸的位线和字线允许改进存储器阵列102的存储单元之间的隔离。图7b示出了对应于图7a的存储器电路700的集成电路的一些额外实施例的截面图704。图8a至图8b示出了包括存储器电路的集成芯片的一些额外实施例，该存储器电路具有被配置为选择性地对工作mtj器件提供访问的调节访问装置。图8a示出了具有调节访问装置108的存储器电路800的一些额外实施例的示意图，调节访问装置108包括调节mtj器件804、第二调节mtj器件806和第三调节mtj器件...

图3示出了印刷电路板202、集成电路204a、204b、热接口材料206a、206b的层、散热器板208a、208b以及弹性夹210a、210b、210c。所公开的技术的特别值得注意的特征包括散热器板208的顶表面302，所述顶表面由越过印刷电路板202的与连接侧304相对的侧延伸的一个或多个侧板208形成。这些特征将在下面更详细地讨论。图4a示出了根据一个实施例的两个相同的印刷电路装配件400a和400b。印刷电路装配件400a和400b中的每个包括系统板402，多个印刷电路板插座平行地安装在系统板上，所述印刷电路板插座中的一个印刷电路板插座标记为404。冷却管406邻接地且平行于每个印刷电...

达到固定散热机构3的目的，之后打开管盖6，并通过导管5向空心导热块31内加注部分纯净水，接着盖上管盖6，在芯片本体1工作散发热量的时候，热量被空心导热块31吸收，同时空心导热块31内部的纯净水受热蒸发，并通过连通管32和第二连接管34进入到空心散热块33和第二散热块35中，利用空心散热块33和第二空心散热块35较大的散热面积快速的把热量导出，然后水蒸汽凝结成水珠，水珠回到空心导热块31中继续吸收热量，该结构能够有效提高芯片的散热效率，同时提高了芯片运行的流畅性，以及避免芯片因高温而损伤，提高了芯片的使用寿命。以上所述，为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉...

公开的写入操作可以在调节mtj器件(例如，图2中的204至206)处于高电阻状态来实施，以在选择和未选择的单元之间提供隔离。如图3a的示意图300所示，写入操作的步骤通过将数据状态写入存储器阵列102的行301中的存储单元202a,1和第三存储单元202a,3内的工作mtj器件来实施。通过将非零偏置电压v1(例如，2v)施加至字线wl1和wl2，将第二非零偏置电压v2(例如，6v)施加至字线wl3，将第三非零偏置电压v3(例如，8v)施加至位线bl1和bl3，并且将第四非零偏置电压v4(例如，4v)施加至位线bl2来实施写入操作的步骤。非零偏置电压v1(例如，2v)和第三非零偏置电压v3(例如...

6n条金属线和4n条栅极线形成单元线路结构，n是正整数，并且多个单元线路结构布置在方向上。在集成电路的一些实施例中，n＝1，所述多个单元线路结构包括单元线路结构和第二单元线路结构，第二单元线路结构在方向上与单元线路结构相邻，第二单元线路结构的形貌与单元线路结构的形貌相同。在集成电路的一些实施例中，所述多条金属线之中的在方向上顺序地相邻的每三条金属线之间的两个金属节距彼此不同。在集成电路的一些实施例中，所述多条金属线通过自对准双倍图案化(sadp)或自对准四倍图案化(saqp)形成。在集成电路的一些实施例中，所述多条栅极线通过单图案化、sadp或saqp形成。在集成电路的一些实施例中，单元线路结...

该减法器电路包括一输入端耦合到该比较器的一输出端，以及另一输入端耦合到一参考电压，其中因应于该参考电压和该减法器电路的一输出端的一电压之间的一差值的存在，该比较器的该另一输入端从耦合一预设电压改为耦合到一经学习电压。在一些实施例中，该参考电压反映一参考分类，该参考分类通过人工比较该预设电压和该实际电压来获取。在一些实施例中，该集成电路元件还包括一分压器以及一加法器电路。该分压器经配置以接收该减法器电路的该输出端的该电压。该加法器电路包括一输入端耦合到该分压器的一输出端，以及另一输入端耦合到一预设权重。在一些实施例中，该集成电路元件还包括一反相器以及一乘法器电路。该反相器包括一输入端耦合到该加法...

所述多条金属线之中的在方向上顺序地相邻的每三条金属线之间的两个金属节距彼此不同。在所述方法的一些实施例中，所述多条金属线通过自对准双倍图案化(sadp)或自对准四倍图案化(saqp)形成。还在所述方法的一些实施例中，单元线路结构是未被划分为至少两个相等的子线路结构的小单元结构。此外，提供一种设计集成电路的方法，所述方法包括：接收定义集成电路的输入数据；设置包括多个标准单元的标准单元库；基于输入数据和标准单元库执行布局和布线；以及基于布局和布线的结果生成定义集成电路的输出数据，其中，所述集成电路包括：半导体基底，多条栅极线，形成在半导体基底上方的栅极层中，所述多条栅极线布置在方向上并且在垂直于方...

字线解码器118被配置为选择性地将信号施加至连接至存储器阵列102的一条或多条字线wl1至wl6，并且位线解码器116被配置成选择性地将信号施加至连接至存储器阵列102的一条或多条位线bl1至bl3。通过选择性地将信号施加至一条或多条字线wl1至wl6和一条或多条位线bl1至bl3，可以在相互排斥的情况下选择性地访问多个工作mtj器件106中的不同工作mtj器件106。例如，图3a至图3b示出了图2的存储器电路200的写入操作的一些实施例的示意图300和302。示意图300和302所示的写入操作是实施写入操作的方法的非限制性实例。在其它实施例中，可以可选地使用实施写入操作的其它方法。图3a至图...

包括：在衬底上方形成互连层；在所述互连层正上方形成多个mtj器件，其中，所述多个mtj器件包括工作mtj器件和一个或多个调节mtj器件，所述一个或多个调节mtj器件被配置为选择性地控制流至所述工作mtj器件的电流；以及在所述多个mtj器件上方形成第二互连层，其中，所述互连层和所述第二互连层中的一个或两个限定位线和一条或多条字线。附图说明当结合附图进行阅读时，从以下详细描述可佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了具有调节访问装置的存储器电路的一些实施例的示意图，该调节访问装置被配置为选择...

本公开主张2018年12月06日申请的美国正式申请案第16/212,012号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开关于一种集成电路元件和电路，特别涉及一种具有经配置以大数据(bigdata)应用的机器学习功能的集成电路元件。背景技术：集成电路，例如现场可程序化的门阵列(fieldprogrammablegatearray，fpga)，可以包括执行各种数学运算的电路。举例来说，一深度学习神经网络可以在经配置以机器学习应用的一个或多个集成电路元件中实现。集成电路元件可以执行若干操作以输出神经网络的结果。上文的“现有技术”说明是提供背景技术，并未承认上文的“现有技术...

每个单元线路结构uws5的八条栅极线gl1至gl8可以通过sadp形成。如参照图4a至图4i所述，可以在栅极层gtl上方形成双倍心轴图案dpg1至dpg4。例如，双倍心轴图案dpg1至dpg4可以被在方向x上布置成具有可以等于抗蚀剂图案的节距的相同的双倍心轴节距pdg。在这种情况下，每个单元线路结构uws5的八条栅极线gl1至gl8可以在方向x上布置成交替地具有栅极节距pg11和第二栅极节距pg12。栅极节距pg11和第二栅极节距pg12可以彼此不同。栅极节距pg11和第二栅极节距pg12可以由表达式2表示。参照图10，每个单元线路结构uws6的八条栅极线gl1至gl8可以通过saqp形成。如...

每个单元线路结构的八条栅极线通过自对准双倍图案化(sadp)形成，并且每个单元线路结构的八条栅极线在方向上布置成交替地具有栅极节距和第二栅极节距。在又一实施例中，每个单元线路结构包括十二条金属线和八条栅极线，每个单元线路结构的十二条金属线通过自对准四倍图案化(saqp)形成，并且每个单元线路结构的十二条金属线在方向上布置成顺序地且重复地具有金属节距、第二金属节距、金属节距和第三金属节距。在这个实施例中，每个单元线路结构的八条栅极线通过saqp形成，并且每个单元线路结构的八条栅极线在方向上布置成顺序地且重复地具有栅极节距、第二栅极节距、栅极节距和第三栅极节距。还提供一种制造集成电路的方法。所述方...

同样的附图标记始终表示同样的元件。可以省略重复的描述。在下文中，在三维空间中使用方向x、第二方向y和第三方向z描述根据示例实施例的集成电路的结构。方向x可以是行方向，第二方向y可以是列方向，第三方向z可以是竖直方向。方向x、第二方向y和第三方向z可以交叉，例如，可以彼此正交或垂直。图1是示出制造集成电路的方法的流程图。参照图1，在半导体基底上方的栅极层中形成多条栅极线，其中，所述多条栅极线布置在方向上并且在垂直于方向的第二方向上延伸(s100)。在栅极层上方的导电层中形成多条金属线，其中，所述多条金属线布置在方向上并且在第二方向上延伸，使得6n条金属线和4n条栅极线形成单元线路结构，其中，n是...